پایان نامه مخابرات
دسته بندی فیزیک
بازدید ها 217
فرمت فایل zip
حجم فایل 2709 کیلو بایت
تعداد صفحات فایل 55
پایان نامه مخابرات

فروشنده فایل

کد کاربری 1113
کاربر
 
 

پایان نامه مخابرات

مقدمه

  • کارت VCU در بخش باند پایه عملیات فشرده سازی و فریمینگ صوتی را انجام می دهد تا هر کانال صوتی 64Kbps بعد از انجام کدینگ 726 ( ADPCM ) با نرخ 16Kbps به بخش فریمینگ ارسال شده و با اضافه شدن سربار فریمینگ جهت ارسال و دریافت صحیح بیت ها در مبدا و مقصد ، در نهایت با پهنای باند 19.2Kbps به مودم ماهواره ای تحویل داده شده و از آنجا وارد کانال ماهواره ای شود . در طراحی کارت VCU فعلی از آی سی های ADPCM شرکت Zarlink استفاده شده است که ضمن سادگی کار ، در حداقل زمان ، کارت راه اندازی شود . با توجه به گران بودن پهنای باند ماهواره ای به نظر می رسد در این کارت می بایست از استانداردهای فشرده سازی دیگری استفاده شود تا با پهنای باند کمتری صوت انتقال یابد . از جمله این استانداردها می توان به G.729 اشاره نمود که ضمن مقبولیت عام ، صوت را تا میزان 8Kbps فشرده می نماید . لیکن اجرای آن نیاز به استفاده از DSP دارد تا بتوان این استانداردها که ماهیتی ریاضی دارند را در کارت پیاده سازی نمود . در واقع جهت توسعه آتی سیستم در بخش صوت و کارت VCU ، کافیست به جای آی سی های ADPCM از DSP استفاده نمود تا بتوان الگوریتم های مورد نظر را پیاده سازی نمود . نکته مهم در این توسعه عدم تغییر در ساختار کارت است . در واقع با تغییر ذکر شده سایر ماژول های کارت تغییر نمی کنند از جمله بخش فریمینگ و ارسال و دریافت به مودم ماهواره ای که همچنان به همان صورت در FPGA های برد قرار می گیرند .

در این فصل مطالعه مقدماتی در مورد DSP و استاندارد G.729 انجام شده است تا پیش زمینه لازم جهت توسعه آتی سیستم حاصل گردد . با توجه به این نکته که ظرفیت و تعداد کانال های صوتی یک ایستگاه که وارد کانال ماهواره ای می شوند بسیار محدود است ( چون هر ایستگاه نهایت 64 مشترک دارد و طبق آمار تماس های هم زمان با خارج از ایستگاه کمتر از 16 تماس است ) با بررسی های انجام شده DSP های سری 54X برای این کاربرد کفایت می کنند ضمن آنکه این خانواده از DSP ها با قیمت مناسب در داخل کشور وجود دارند که این مطلب از اهمیت به سزایی در بخش تولید برخوردار است .

 

خصوصیات TMS320C54X

  • معماری پیشرفته چند باسه با سه باس مجزا برای حافظه دیتای 16 بیتی و یک باس حافظه برنامه
  • 45 بیت واحد منطقی محاسباتی (ALU) شامل یک شیفت دهنده 45 بیتی و دو انباره 40 بیتی مستقل
  • ضرب کننده موازی 17×17 بیت جفت شده با یک جمع کننده اختصاص یافته 40 بیتی برای عملیات جمع / ضرب (MAC) تک سیکلی بدون Pipeline
  • واحد مقایسه – انتخاب و ذخیره ( CSSU) برای انتخاب مقایسه / جمع عملگر Viterbi
  • رمزگذاری توانی برای محاسبه یک مقدار توانی از یک انباره 40 بیتی در یک سیکل تکی
  • دو تولید کننده آدرس با هشت ثبات کمکی و دو واحد محاسباتی ثابت کمکی ( ARAU‌)
  • باس دیتا با یک خصیصه نگهدارنده باس
  • باس آدرس با یک خصیصه نگهدارنده باس( فقط 548 و 549)
  • مود آدرس دهی بسط یافته برای حداکثر بیت 16×M8 فضای برنامه خارجی قابل آدرس دهی ( فقط 548 و 549)
  • حداکثر بیت16× 192K فضای حافظه قابل آدرس دهی ( 64Kword برنامه، Kword I/O 64)
  • ROM درون آی سی که مقداری از آن قابل ترکیب بندی به صورت حافظه دیتا / برنامه می‌باشد.
  • عملیات Repeat تک دستوری و Block Repeat برای کد کردن برنامه
  • دستورهای دارای یک عملوند کلمه طولانی 32 بیتی
  • دستورهای دارای یک عملوند کلمه طولانی 32 بیتی
  • دستورهای محاسباتی با ذخیره موازی و بارگذاری موازی
  • دستورالعمل های ذخیره شرطی
  • بازگشت سریع از وقفه
  • اجزا درون آی سی

– تولید کننده Wait – State قابل برنامه ریزی با نرم افزار و سوئیچنگ بانک قابل برنامه‌ریزی

– تولید کننده کلاک PLL ( Phase Lock Loop) درون آی سی با اسیلاتور داخلی یا منبع کلاک خارجی

– پورت سریال کاملا دوطرفه برای حمایت انتقال 8 یا 16 بیتی ( LC546 و LC545 و 541)

– پورت سریال TDM (Time Division Multiplexed)

( فقط 542,543,548 ,549)

– پورت سریال بافر شده (BSP) ( فقط 542,543, LC545 , LC456 , 548, 549)

– واسط پورت (HPI) Host موازی 8 بیتی ( فقط 542,Lc545, 548,549)

– یک تایمر16 بیتی

– قطع کنترل ورودی – خروجی خارجی ( XIO) جهت غیر ممکن کردن باس دیتا، باس آدرس و سیگنالهای کنترلی خارجی

– کنترل مصرف توان با دستورالعملهای IDLE1 و IDLE2 ، IDLES با مودهای توان – پایین

– منطق شبیه سازی بر پایه SCAN درون آی سی، (JTAG IEEE Std 1146.1 )

– 25ns زمان اجرا دستور العمل ممیز – ثابت تک سیکلی ] 40MIPS [ برای منبع تغذیه V 5 ( فقط 542 و 541)

– 20ns و 25ns زمان اجرای دستورالعمل ممیز – ثابت تک سیکلی ] 40,50MIPS [ برای منبع تغذیه 3.3V ( فقط LC54x)

– ns 15 زمان اجرای دستورالعمل ممیز – ثابت تک سیکلی ] 66MIPS [ برای منبع تغذیه 3.3V ( LC548 , LC549)

– 12.5ns زمان اجرای ممیز – ثابت تک سیکلی ] 80MIPS [ برای منبع تغذیه 3.3V ( 548,LC54xA,lC549)

– 10ns زمان اجرای ممیز – ثابت تک سیکلی [120,100 MIPS] برای منبع تغذیه 3.3V هسته 2.5V ( VC549)

 

 

توضیح کلی در مورد DSP

TMS320VC54x,TMS320VC54x, TMS320LC54x,TMS320C54x خانواده (DSP) پردازنده سیگنال دیجیتالی ممیز ثابتی هستند که بر پایه معماری Harvard پیشرفته طراحی شده اند که یک باس حافظه برنامه و یک باس حافظه دیتا دارند . این پردازنده‌ها هم چنین ALU ای دارند که از درجه بالایی از موازی سازی برخوردار است . این خانواده DSP شامل یک سری دستورهای تخصصی می باشد که از علل انعطاف و سرعت بالای این DSP ها می‌باشند.

فضاهای دیتا و برنامه مجزا اجازه دسترسی همزمان به دستورهای برنامه و دیتا را می دهد ( موازی سازی) . دو عمل خواندن و یک عمل نوشتن می تواند در یک سیکل تکی انجام شود. به علاوه ، دیتا می تواند بین فضاهای برنامه و دیتا منتقل شود . این موازی سازی یک مجموعه قدرتمند از عملیات محاسبات ، منطق و عملیات بیتی را فراهم می کند که همگی می توانند در یک سیکل تکی انجام شوند . به علاوه همه پردازنده‌های این خانواده شامل مکانیزم کنترل جهت مدیریت وفقه‌ها، عملیات تکراری و صدا زدن تابعها می باشند.جدول زیر یک دیدگاه کلی از DSP های نسل 54x را ارائه می کند.

 

پایه های آی سی‌های 54x

  • A22…A0 ( خروجی ) آدرس باس پورت موازی A0 ( LSB ) تا A22 ( MSB) . البته اغلب آی سی های 54x فقط A0 تا A15 را دارند و فقط 548 و 549 هفت پایه MSB ( A16 تا A22) را جهت آدرس دهی حافظه برنامه بسط یافته دارند.
  • D0 – D15 ( ورودی / خروجی) دیتا باس پورت موازی D0 (LSB) تا D15 (MSB)